AI资讯

英伟达扩展开源CUDA-Q平台，新增容错量子计算编排层CUDA-Q Logical

发布时间：2026年09月14日 15:00:00

9月14日，英伟达宣布扩展其开源CUDA-Q量子计算平台，新增CUDA-Q Logical编排层。这一更新的核心价值在于提供了可验证的量子纠错开发框架——开发者现在可以在CUDA-Q上编写面向容错量子计算机的应用，而无需手动管理量子比特的物理层纠错逻辑。英伟达同时宣布与IBM Quantum、IonQ等硬件厂商建立CUDA-Q硬件认证计划。

导语

9月14日，英伟达（NVIDIA）在其年度GTC量子专场发布会上宣布扩展开源CUDA-Q平台，正式推出CUDA-Q Logical——这是一个运行在现有CUDA-Q之上的量子纠错编排层，开发者现在可以用CUDA-Q编写面向容错量子计算机的实际应用，而无需手动管理底层量子比特的物理纠错逻辑。

为什么需要「Logical」层？

当前量子计算面临的最大瓶颈是量子比特的脆弱性——物理量子比特极易受到环境干扰（噪声、温度变化、电磁干扰），计算过程中错误率极高。要让量子计算真正实用化，需要通过量子纠错来构建「逻辑量子比特」——用N个物理量子比特编码出1个逻辑量子比特，容错能力随物理比特数增加。

传统开发模式下，开发者需要手动指定：

  • 用什么纠错码（表面码、CSS码、颜色码等）
  • 每个逻辑比特对应多少物理比特
  • 纠错电路在每一步计算后如何插入

这些工作极其繁琐且容易出错，把90%的开发时间都花在了错误处理而非业务逻辑上。CUDA-Q Logical层的作用就是把这些纠错操作变成了编译时自动处理的底层细节。

CUDA-Q Logical 的技术要点

抽象层次提升：开发者直接在代码中使用qubit<1>（1个逻辑量子比特），编译时CUDA-Q Logical会自动根据目标硬件的物理比特错误率，决定用多少物理比特来编码这个逻辑比特，并自动插入纠错电路。

可验证性：编译器会自动生成纠错电路的验证测试——开发者可以在模拟器上运行，确保纠错电路确实能抑制目标错误率。

硬件认证计划：英伟达同时宣布与IBM Quantum、IonQ、Quantinuum等硬件厂商建立CUDA-Q硬件认证计划——通过认证的量子硬件将被自动适配CUDA-Q Logical的纠错策略，开发者只需写一份代码，即可在不同硬件上运行。

与传统量子SDK的对比

对比维度QiskitCirqCUDA-Q + Logical
抽象层次物理比特级物理比特级逻辑比特级
纠错支持需手动编码需手动编码编译时自动插入
GPU加速部分支持无原生CUDA GPU加速
硬件支持IBM设备Google设备多厂商统一认证

对开发者生态的意义

英伟达量子计算产品负责人Tim Costa在发布会上说：「我们的目标是让开发者在不知道什么是表面码的情况下，也能写出能在未来容错量子计算机上运行的应用。就像当年CUDA让普通程序员能写GPU代码一样，CUDA-Q Logical想做的就是让普通程序员能写量子代码。」

这一宣布恰逢一个重要时间点——2026年被认为是量子计算从「含噪声中等规模量子（NISQ）」向「容错量子」过渡的关键年份。IBM已在今年3月宣布其Heron量子处理器实现了「突破容错阈值」（每门操作错误率低于10⁻⁴），IonQ也在6月发布了Aquamist 412量子处理器。

开源信息

  • 代码仓库：github.com/NVIDIA/cuda-q（新增Logical子模块）
  • 许可证：Apache 2.0
  • 文档：docs.nvidia.com/cuda-q（新增Logical层API文档）
  • 硬件模拟器：支持NVIDIA DGX量子开发机（Grace Hopper架构）加速模拟

Sources

  • NVIDIA Newsroom（2026-09-14）：NVIDIA Expands Open Source CUDA-Q Platform for Fault-Tolerant Quantum Computing
  • NVIDIA Blog（2026-09-14）：Democratizing Quantum Error Correction with CUDA-Q Logical
  • Quantum Computing Report（2026-09-14）：NVIDIA Launches CUDA-Q Logical Layer for Fault-Tolerant Quantum App Development
返回列表